Polliwog Polliwog PollEx PCB DFM PCB设计

Polliwog PollEx PCB DFM
相关FAQ PollEx DFM是针对制造工程师设计的基于规则的PCB验证软件。使用PollEx PCB作为其基础PollEx DFM支持各种ECAD格式的PCB设计数据。它允许用户检测导致严重的制造缺陷的设计错误。
减少设计到制造过程的时间和成本
其特性允许用户减少在大规模生产周期中发生的费用和时间损失。针对PCB设计数据检查大量制造缺陷项目，并且在误差点报告任何设计误差，使得它们易于识别和校正。因此，采用PollEx DFM导致制造缺陷的显着减少。

特征
用于设置多个规则的用户优化环境。
包含使用PollEx PCB的所有来自ECAD数据库的智能信息。
概念和物理设计的装配和制造验证。
提供反映现场工程师需求的自定义功能。
可以管理检查历史记录作为报告与真实错误点的截图。
有效使用Running Core 和Pre/Post Processors。
主要检查项目
超过120件
组件的间距优化
组件间距，反向放置间距，Clinch Spacing，组件中最小衬垫间距
制造设备的标记存在
First Pin Mark, IC Visual Mark, Center Mark, Polarity Mark, Pin Count Mark, Fiducial Mark, PCB Mark, SMT Direction Mark
制造环境的适当条件
前缀检查，对组件，Silk to Silk，参考名称Silk，参考名称排序，插脚排列，两个插脚之间的丝印，变化的衬垫形状，边缘插脚大小，OSP，Nearest Comp Silk，特定区域，脚距导致的垫盘尺寸
环形优化
Dip Annular Ring，Via Annular Ring
布局优化
元件计数，元件上元件，元件布局，禁止元件，反向布局，标准元件
模具
螺丝，Pin Mark Match Check，孔标匹配检查，垫匹配检查，Board Outline Match Check
钻孔条件
钻孔尺寸，针的钻孔尺寸，通孔的钻孔尺寸，底孔/通孔，孔距，气孔，钻孔扫描，类似孔尺寸
键板条件
贯通Pad, Silk On Pad, Dummy Pad, Via Spacing, Teardrop, Via S/R Spacing, SR Pad, Remove Copper, Thermal Pad, Copper Connected Pad, Minimum Via Land Size, Via Over Stack。

PCB空间状况
板间距，PCB大小间距，导向孔，导向线，切割区域，PCB大致锐角，阵列板尺寸检查，标签盒，漏孔，最小丝宽，夹具孔，路由狭缝，SM Violate，虚拟PCB，Board Origin Offset，V切割，子板错误布局，数据存在，Ground Wall
Net验证
Connected Pad，两个插脚之间的线，Net 到Net，最小宽度，Pad到Net，1 PinNets，裂纹模式，对象到对象，未经路Net，遮挡模式
FPCB
弯曲区，硬化剂，Dome Sheet Guide Hole，键合点，银浆，最小间距，制造工艺，覆盖膜，焊接区
特定产品的条件
LED，文本存在，键盘，圆顶板导孔，TCP连接标记，TCP虚拟垫，TCP垫，TCP对齐孔，FPC虚拟垫
BGA组件
其他对象的间距，底部填充